Гибридный микропроцессор, содержащий системный контроллер, кэш-память второго уровня, блок управления памятью, буфер инструкций, целочисленное АЛУ и блок вещественной арифметики, отличающийся тем, что микропроцессор дополнительно снабжен блоком передекодирования инструкций и блоком выбора архитектуры, при этом блок передекодирования инструкций выполнен в виде наборов модулей трансляции инструкций архитектур и связан с кэш-памятью второго уровня и блоком управления памятью для выполнения процесса запроса инструкций и преобразования их во внутренний формат, а блок выбора архитектуры выполнен в виде наборов архитектурно-зависимых регистров архитектур и связан с системным контроллером, с буфером инструкций, блоком управления памятью, кэш-памятью второго уровня, целочисленным АЛУ, блоком вещественной арифметики и блоком передекодирования инструкций для декодирования инструкций в зависимости от текущего режима и передачи в блок управления памятью, причем блок выбора архитектуры связан с блоком передекодирования инструкций для управления режимом работы последнего.
Спасибо! Мы перезвоним вам в ближайшее время!