Программа реализует Verilog-модуль, предназначенный для генерации синхросигналов модуля распределенного прототипа. Программа генерирует ряд синхросигналов на основе опорного: синхросигнал эмуляции, замедленный вдвое синхросигнал эмуляции, синхронизационный синхросигнал. Последний генерируется при помощи блока ФАПЧ из опорного синхросигнала. Синхросигнал эмуляции генерируется делителем частоты, на который подается синхросигнал синхронизации. У данного модуля имеется механизм автосинхронизации синхросигнала эмуляции. Применяя данный механизм можно добиться синхронизации синхросигнала эмуляции и в распределенной системе.
показать больше
Спасибо! Мы перезвоним вам в ближайшее время!